AI for Science (SPReAD 2026) 採択・交付
文部科学省 AI for Science (SPReAD 2026) に採択になりました。
名称
モデル／RTL混在シミュレーションを用いたAI駆動型計算機アーキテクチャ探索の萌芽実証
目的
本研究の目的は、プロセッサ・マイクロアーキテクチャ研究を、熟練者の経験に依存した試行錯誤から、AIが設計仮説を生成し、モデル／部分RTL混在シミュレーションで検証し、結果から設計知識を抽出するAI for Science型プロセスへ転換することである。 抽象モデルを低忠実度実験、Verilatorによる部分RTL評価を高忠実度実験と位置付け、両者を同一ループに統合する多忠実度RTL-in-the-Loop環境を構築する。 これにより、性能・面積・電力・遅延のトレードオフをデータ駆動で探索し、モデルとRTLの差分や失敗例を学習信号として、設計者の暗黙知を再現可能な知識として形式化する。 特定プロセッサの性能改善に留まらず、計算機アーキテクチャ研究における仮説生成・検証・知識抽出の方法論を実証する点に独創性がある。
内容
研究は三段階で進める。 第一に、命令処理、演算器、パイプライン、メモリアクセスを抽象モデルとして記述し、設計パラメータと制約を機械可読な形式で定義する。 AIが設計パラメータ、制約、実行条件、シミュレーション実行、ログ取得を外部ツールとして呼び出せるよう、Model Context Protocol（MCP）等のLLM向けツール連携方式やスキル等のAIエージェント向けツール連携方式を参考にした操作機構を定義する。 第二に、精度が必要な演算器、制御部、メモリ周辺から部分RTLへ置き換え、Verilatorでサイクル精度評価を行う。 モデル部とRTL部の接続・同期には箱庭を用い、抽象モデル評価とRTL精密評価を同一ログ形式で蓄積する。 ワークステーション導入までは既存PCおよび必要最小限のクラウドAI/GPUにより最小PoC、候補生成、ログ要約、失敗例分類を進め、導入後は96GB級NVIDIA GPUを備えたローカル環境でLocal LLM、Verilator、ログ解析、サロゲートモデルを連携させる。 LLMが候補構成と評価仮説を生成し、進化的探索が次候補を選択し、シミュレーション結果をサロゲートモデルに反映する。 評価指標は実行サイクル数、スループット、命令トレース、モデル／RTL差分、簡易合成・見積りスクリプトから得る資源量、電力推定、クリティカルパス候補とし、Pareto改善、試行回数削減、設計知識の抽出量を測る。